Язык описания электронной аппаратуры VHDL

Язык описания электронной аппаратуры VHDL
Ю.В. Берчун
  • Год:
    2010
  • Тип издания:
    Учебное пособие
  • Объем:
    64 стр. / 3.72 п.л
  • Формат:
    60x84/16
  • ISBN:
  • Читать Online

Ключевые слова: HDL, VHDL, Verilog, декларации, операторы, пакеты, проектные модули, процессы

Пособие посвящено проектированию узлов ЭВМ, периферийных устройств и прочих цифровых систем с помощью высокоуровневого языка описания аппаратуры VHDL. Этот язык является международным стандартом и используется в качестве основы лингвистического обеспечения как в системах анализа (моделирования), так и в системах синтеза цифровой аппаратуры. Ведущие мировые САПР БИС поддерживают описания на языке VHDL.

Учебное пособие посвящено основам языка VHDL и предназначено для быстрого ознакомления с концептуальными положениями этого языка. Рассмотрены вопросы и базовые принципы параллельного программирования, положенные в основу языка VHDL, а также принципы организации VHDL-проекта и взаимосвязь компонентов проекта с физическими процессами, протекающими в реальных цифровых устройствах.

Для студентов, изучающих язык VHDL в рамках учебных курсов "Элементная база ЭВМ", "Архитектура ЭВМ", "Организация вычислительных систем".

ОГЛАВЛЕНИЕ
1. Уровни описания электронной аппаратуры
2. Обзор HDL
2.1. История развития HDL
2.2. Варианты использования HDL
2.3. Преимущества HDL
3. Общие положения
3.1. HDL с точки зрения схемотехника
3.2. HDL с точки зрения программиста
4. Основы языка VHDL
4.1. Структура проекта
4.2. Сущности и архитектурные тела
4.3. Типы данных
4.4. Сигналы и переменные
4.5. Атрибуты
4.6. Процессы
4.7. Последовательные операторы
4.8. Параллельные операторы
4.9. Разрешение сигналов и шины
4.10. Подпрограммы
4.11. Структурное представление проекта
4.12. Настройка и конфигурирование компонентов
4.13. Пакеты
Приложение. Алфавит моделирования

Авторы работы: Берчун Ю.В.